







1/1

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-141419

(43)Date of publication of

17.05.2002

application:

(51)Int.CL

H01L 21/8222

H01L 27/06

H01L 21/8249

H01L 27/14

H01L 31/10

(21)Application

2000-338016

(71)

TEXAS INSTRUJAPAN LTD

number :

Applicant:

(22)Date of filing:

06.11.2000


(72)Inventor: OKUMURA YOICHI

(54) SEMICONDUCTOR DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device which improves characteristics of a photodiode while keeping characteristics of other semiconductor elements such as a bipolar transistor.

SOLUTION: A first semiconductor layer 11 of first conductive type and a second semiconductor layer 13 of second conductive type are laminated, a bipolar transistor BiTr is composed on a main plane of the second semiconductor layer 13 in a bipolar transistor forming region. In a photodiode forming region, a first semiconductor region 16 of first conductive type is formed on a main plane of the second semiconductor layer 13. A voltage is applied to a part between the first semiconductor layer 11 and the second semiconductor layer 13 and also that between the second semiconductor layer 13 and the first semiconductor region 16, so as to bring a first depletion layer VI extending from a junction surface JI of the first semiconductor region 16 and the second semiconductor layer 13 in contact with a second depletion layer V2 extending from a junction surface J2 of the second semiconductor layer 13 and the first semiconductor layer 11 in the photodiode forming region.



(18)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出職公審番号 特開2002-141419 (P2002-141419A)

(43)公開日 平成14年5月17日(2002.5.17)

(51) Int.Cl."		識別記号		\mathbf{F}_{1}			ş	-73-11(参考)
H01L	21/8222			H0	L 27/06		101D	4M118
	27/06						321A	5 F 0 4 8
	21/8249						321E	5 F 0.4.9
	27/14				27/14		Z	5 F 0 8 2
	31/10				31/10		G	
			等资料求	未耐浆	謝式項の数 8	OL	(全 8 頁)	最終質に続く

(21)出職番号

特额2000-338016(P2000-338016)

(22)出版日

平成12年11月6日(2000.11.6)

(71) 出線人 390020248

日本テキサス・インスツルメンツ株式会社

東京都新馆区西新宿六丁日24番1号

(72)発明者 奥村 陽一

東京都新宿区西新宿六丁目24番1号 日本

テキサス・インスツルメンツ株式会社内

(74)代理人 100094063

弁理士 佐藤 隆久


最終頁に続く

(64) [発明の名称] 半導体装置

(57) [要約]

【課題】パイポーラトランジスタなどのその他の半導体 素子の特性を確保しつつ、フォトダイオードの特性を向 上させることができる半導体装置を提供する。

【解決手後】第1導電壁の第1の半導体署11と第2 電壁の第2の半導体署13とを積層した構成とし、バイボーラトランジスタ形成領域において第2の半導体署1 3の主廊にバイボーラトランジスタBiTェが構成され、フォトダイオード形成領域において第2の半導体署1 3の主面に第1導電壁の第1の半導体領域16が形成されている。フォトダイオード形成領域における第1の半導体接16と第2の半導体署13との接合面1、から延びる第1の空差層V1と、第2の半導体署13と第1の半導体署11と第2の半導体署13と第1の半導体署13と第1の半導体署13と第1の半導体署13と第1の半導体署13と第1の半導体署13と第1の半導体署13と第1の半導体署13と第1の半導体署13と第1



[特許請求の範囲]

【鎖求項1】フォトダイオードとバイポーラトランジス タとを有する半導体装置であって、

第1専電型の第1の半導体層と、

上記第1の半導体層上に形成された第2等電型の第2の 半導体層と、

上記第2の半導体層の主張から上記第1の半導体層に達 するように形成されてフォトダイオード形成領域とバイ ポーラトランジスク形成領域とをそれぞれ区倒するため の著子分難領域と、

上記フォトダイオード形成領域において上記第2の半導 体器の主面に形成された第1等電型の第1の半導体領域 と、

上記パイポーラトランジスタ形成領域において上記第2 の学導体層の主面に形成されたパイポーラトランジスタ と、

を有し、上記フォトダイオード形成領域において、上記第1の半導体層と上記第2の半導体層と上記第1の半導体網との発出から延びる空之層と上記第1の半導体網において接触するように上記第1の半導体層、上記第2の半導体層および上記第1の半導体領域にそれぞれ電圧が印加される半導体接触。

【請求項2】上記第1の半導体層が50Q・cm以上の 抵抗値を有する請求項1に記載の半導体装置。

【論求項3】上記第1の半導体層が1000・em以上の抵抗値を有する請求項1に記載の半導体装置。

【請求項4】上記第1の半導体器および上記第2の半導 体器がエピタキシャル半導体器である請求項1、2また は3に記載の半導体装置。

【請求項5】上記フォトダイオード形成領域以外の上記第1の半導体層の上記第2の半導体層との界面領域の不 無物騰度がその他の領域よりも高い請求項1、2、3ま たは4に記載の半導体装置。

【請求項6】上記第2の半導体層の主面から上記第1の 半導体層に達するように形成された素子分離領域で区面 された電界効果トランジスタ形成領域を有し、当該電界 効果トランジスク形成領域に電界効果トランジスタが形成されている請求項1、2、3、4または5に記載の半 導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体装置に関し、 特に少なくともバイポーラトランジスタとPINフォト ダイオードなどのフォトダイオードとを有する半導体装 級に関する。

[00002]

【従来の技術】半導体装置において、フォトダイオード は光を受けて電流を発生させるダイオードであり、CD やDVDなどの光ディスク装置に内臓される光学ピック アップ装置用の受光器子として広く用いられている。フォトダイオードは、pn接合した半導体から構成され、pn接合に逆パイアスを印加することで空差層を広げ、高い電界をかける。主に空乏層で吸収された光によって電子一正孔対が発生し、選界に引かれて電子はn型半導体領域へ、正孔はp型半導体領域へ移動し、電流として検知される。

【0003】上記のフォトダイオードの種類としては、 p層と n層の間に導電性不純物を低濃度に含有する 1層 (p 一層または n 一層)を設けて、低電圧での空乏器を 広げやすくした P 1 Nフォトダイオードや、アバランシェ 声機を発生させる領域を設けたアバランシェ・フォト ダイオードなどがある。

【0004】図5は、上記のPINフォトダイオード
(PD)、パイポーラトランジスタ (BiTr) および
MOS (金属一絶縁層一半導体隔離層型) 電界効果トランジスタ (MOSTr) を有する半導体装置の断面関で
ある。例えば、100・cm以下の抵抗値を有するp"型半導体基板10上に、10・cm程度の抵抗値を有 し、整厚t_{13a}が5~10μm程度であるn型エピタキンヤル半導体層13aが形成されている。n型エピタキシャル半導体層13aに、p"型半導体基板10に達するp"型層あるいはSTI (Shallow Trench Isolation) 法などによるトレンチ機に埋め込まれた酸化シリコンなどからなる素子分離層14が形成されており、フォトダイオード (PD) 領域、パイポーラトランジスタ (BITr) 領域およびMOSトランジスタ (MOSTr) 領域がそれぞれ素子分離されている。

【0005】上記のフォトダイオード (PD) 領域において、n型エピタキシャル半海体器 13 a の表層部分にp"型半導体器 16 が形成されて、p n接合が形成されており、P 1 Nフォトダイオードに連バイアスを印加すると、図 5 中の破縁領域で示すように、p n接合面 J から n型エピタキシャル半導体器 13 a とp"型半導体器 16のそれぞれの側に変乏器 V が拡がる。ここで、空乏器 V はn 個とp 側でキャリア総数が等しくなるように拡がるので、キャリア 濃度の低い n型エピタキシャル半導体 属 13 a 側の方がより広く並がることになる。

【0006】また。上記のバイボーラトランジスタ(BiTr)領域においては、n型エピタキシャル半導体層13aをコレクタ領域とし、p型半導体基板10とn型エピクキシャル半導体層13aの界価部分にn型壁が込み層12が形成され、n型エピタキシャル半導体層13aの表面からn型埋め込み層12に達するn型プラグ16が形成されている。また。上記コレクタ領域となるn型エピタキシャル半導体層13aの表層部分に真性ベース領域となるp型半導体層17aとベース取り出し領域となるp型半導体層17bが形成されている。また、上記真性ベース領域となるp型半導体層1

7 a の表層部分にエミッタ領域となる n * 型半導体層 1 8 が形成されている。上記のように、バイボーラトラン ジスタが構成されている。

【0007】また、上記のMOSトランジスタ(MOS Tr)額域においては、n型エピタキシャル半線体解1 3 aにチャネル形成領域を有し、チャネル形成領域の土 綴にゲート総縁終20が形成され、ゲート継継21の両 側部におけるn型エピタキシャル半導体層13 a内にお いて上記チャネル形成領域に隣接してソース・ドレイン 拡散層(19 a、19 b)領域が形成されて、MOSト ランジスタが構成されている。

[0008]

【発明が解決しようとする課題】しかしながら、上記のPINフォトダイオードと、バイポーラトランジンタやMOSトランジスタなどのその他の半導体素子とを有する半導体装置において、PINフォトダイオードの性能を高めるためには、空芝屬を延びやすくすることが必要であり、従ってn型エピタキシャル半導体器13aの不純物機度をより低く設定することが変更であるが、一方で、バイポーラトランジンタやMOSトランジスタなどのその他の半導体素子、特にバイポーラトランジスタの特性を向上させるためには、n型エピタキシャル半導体器13aの不純物機度をある程度以上の高機度に設定する必要があり、従来の構造においては、PINフォトダイオードの特性を犠牲にせざるを得なかった。

【0009】一方で、PINフォトダイオードの性能を 高めるために、n型エピタキシャル半海体勝13aの不 純物機度をより低く設定すると、上記のようにバイボー ラトランジスタなどのその他の半導体案子の特性が劣化 してしまうため、バイボーラトランジスタなどのその他 の半海体索子のための不純物機度を有するn型ウェルが 必要となる。しかし、このようにn型ウェルを形成する 場合、埋め込み層が減り上がってくるためにn型エピタ キンヤル半導体層13aの膜障を厚くしなければなら ず、結局良好な特性のバイボーラトランジスタを得るこ とができない。

【0010】本発明は上記の問題点に鑑みてなされたものであり、従って、本発明の目的は、バイボーラトランジスタなどのその他の半導体素子の特性を確保しつつ、 PINフォトグイオードなどのフォトダイオードの特性を向上させることができる半導体装置を提供することである。

[0011]

【羅羅を解決するための手段】上記目的を達成するため、本発明の半導体装置は、フォトダイオードとパイポーラトランジスタとを有する半導体装置であって、第1 導電型の第1の半導体層と、上記第1の半導体層上に形成された第2 導電型の第2の半導体層と、上記第2の半導体層と、上記第2の半導体層の主面から上記第1の半導体層に達するように形 成されてフォトダイオード形成領域とバイボーラトランジスタ形成領域とをそれぞれ区類するための素子分離領域と、上記フォトダイオード形成領域において上記第2の半導体領域と、上記バイボーラトランジスタ形成領域において上記第2の半導体層の主誦に形成されたバイボーラトランジスタとを有し、上記フォトダイオード形成領域において、上記第1の半導体層と上記第2の半導体層と上記第1の半導体領域との券面から延びる空之層とが上記第2の半導体網との非導体領域との券面から延びる空之層とが上記第2の半導体網との半導体領域との券面から延びる空之層とが上記第2の半導体網と上記第1の半導体網域との表面から延びる空之層とが上記第2の半導体網域との表面から延びる空之層とが上記第2の半導体網は上記第1の半導体領域にそれぞれ窓圧が印知される。

【0012】本発明の半導体装置は、好適には、上記第 1の半導体層が50Q・cm以上、変に好適には100 Q・cm以上の抵抗値を有する。

【0013】本発明の半導体装置は、好適には、上記第 1の半導体層および上記第2の半導体層がエピタキシャル半導体層である。

【0014】本発明の半導体装置は、好適には、上記フォトダイオード形成領域以外の上記第1の半導体層の上記第2の半導体層との算強領域の不純物機度がその他の領域よりも高い。

【0015】本発明の半導体装置は、好適には、上記第 2の半導体層の主面から上記第1の半導体層に避するよ うに形成された素子分離領域で区両された電界効果トラ ンジスタ形成領域を有し、当該電界効果トランジスタ形 成領域に選界効果トランジスタが形成されている。

【0016】上記の本発明の半導体装置は、第1導電型 の第1の半導体層と第2導電型の第2の半導体層とを精 層した構成とし、バイボーラトランジスク形成領域にお いて第2の半導体層内にバイポーラトランジスタが構成 され、一方で、フォトダイオード形成領域において上記 第2の半導体層の表層部分に形成された第1機関型の第 1の平導体領域が構成されている。ここで、フォトダイ オード形成領域における第1の半海体領域と第2の半導 体層との接合面から延びる第1の空乏層と、第2の半導 体層と第1の半導体層との接合面から延びる第2の空乏 層とが接触するように、第1の半導体層と第2の半導体 勝との間および第2の半導体屬と第1の半導体領域との 間に電圧が印加される。第1の半導体領域と第2の半導 体層との接合面から延びる第1の空乏層と、第2の半導 体層と第1の半導体層との接合面から延びる第8の空乏 層とが接触する構成となっているので、従来使われてい なかった第2の半導体層と第1の半導体層との接合面が ち延びる空乏層をフォトダイオードの感度領域に取り込 み、フォトダイオードの特性を向上させることができ る。さらに、バイボーラトランジスタは第2の半導体層 内に構成されていることから、その下層の第1の半導体 脳の不純物濃度はバイボーラトランジスタに関係なく自

由に設定可能となり、フォトダイオードに最適に設定で きるので、第1の半導体層の不純物濃度を十分低く設定 することで、第2の半導体層と第1の半導体層との接合 面から第1の半導体層側に延びる空差層を広げてフォト ダイオードの特性の向上を図ることができる。具体的に は、第1の半導体層を100Q・cm以上とすること で、十分に広い空芝屬を得ることができ、このように不。 純物譲渡の低い第1の半導体層は、基板に成長されたエ ピタキシャル半導体層などにより提供できる。また、第 1の辛遽体層を5.0.0、cm以上程度とすることでもフ オトダイオードの特性向上に対して効果があり、この場 合に第1の半導体層としては基板に成長されたエピタキ シャル半導体層の他、半導体業板として提供することも 可能である。従って、バイボーラトランジスタや相補的 トランジスタを含む電界効果トランジスタなど、その他 の半導体業子の特性を確保しつつ、PINフォトダイオ ードなどのフォトダイオードの特性を向上させることが できる。

【0017】また、フォトダイオード形成鋼域を除く領域における表層部分の第1導電型の不純物機度が高められている構成とすることで、ラッチアップを防止するなど、フォトダイオードを除く半導体素子、即ち、バイボーラトランジスタや電界効果トランジスタなどの特性の劣化を十分に確保できる。

100181

【発明の実施の形態】以下に、本発明の実施の形態について、図面を参照して説明する。

【0019】第1実施形態

関1は、本実施形態に係るP1Nフォトダイオード(PD)、パイポーラトランジスタ(B1Tr)およびMOS(金属一純緑屬一半棒体層積屬型)電界効果トランジスタ(MOSTr)を有する半導体装置の新菌圏である。例えば、100・cm以下の抵抗値を有するp 型半導体基板10上に、1000・cm程度の抵抗値を有する不純物器度が十分に低いp で変の第1エビタキシャル半導体層11が形成されている。上記の第1エビタキシャル半導体層11上に、10・cm程度の抵抗値を有し、膜厚110が1μm程度であるn型の第2エビタキシャル半導体層13が形成されている。

【0020】第2エビタキシャル半導体層13に、第1 エビタキシャル半導体層11に達するp^{*}型層あるいは ST1 (Shallow Trench Isolation) 法などによるトレ ンチ溝に埋め込まれた酸化シリコンなどからなる案子分 継層14が形成されており、フォトダイオード(PD) 領域、バイボーラトランジスタ(BiTr)領域および MOSトランジスタ(MOSTr)領域がそれぞれ案子 分離されている。

【0021】上記のフォトダイオード (PD) 領域において、第2エピタキシャル半導体機13の表層部分にp * 標半導体器16が形成されて、pn接合が形成されて おり、P1Nフォトダイオードが構成されている。上記のP1Nフォトダイオードにおいて、第1エピタキシャル半導体層11と第3エピタキシャル半導体層13とp*型半導体層16と第2エピタキシャル半導体層13とp*型半導体層16と第2エピタキシャル半導体層13との接合面」。から延びる第1の空乏層V₁と、第2エピタキシャル半導体層13と第1エピタキシャル半導体層13と第1エピタキシャル半導体層11との接合面」。から延びる第2の空乏層V₂とが面S₁₂において接触する構成となっている。この場合、例えば、第1エピタキシャル半導体層11とp*型半導体層16に最低電位が印加される。ここで、空乏層Vはn側とp側でキャリア総数が等しくなるように拡がるので、キャリア機度の低い半導体層側には、空乏層が広く拡がることになる。

【0022】また、バイボーラトランジスタ (BiTr) 微域およびMOSトランジスタ (MOSTr) 微域においては、この微域に形成される素子の特性を向上させるため、具体的には、トランジスタのラッチアップを防止する目的で、第1エピタキシャル半導体層11の表層部分に、p型平純物機度が高められた領域11aが形成されている。

【0023】上記のバイボーラトランジスタ(81T r)領域においては、第2エピタキシャル半導体層13をコレクタ領域とし、第1エピタキシャル半導体層11と第2エピタキシャル半導体層13の界面部分に n 型 埋め込み層12に避する n 型 埋め込み層12に避する n 型 プラグ15が形成されている。また、上記コレクタ領域となる第2エピタキシャル半導体層13の変層部分に真性ベース領域となる p 型半導体層17aとベース取り出し領域となる p 型半導体層17aとベース取り出し領域となる p 型半導体層17bが形成されている。また、上記真性ベース領域となる n 型半導体層17aの変層部分にエミッタ領域となる n 型半導体層18が形成されている。上記のように、npn型バイボーラトランジスタが構成されている。

【0024】また、上記のMOSトランジスタ(MOSTr)領域においては、第2エピタキシャル半導体層1 3にチャネル形成領域を有し、チャネル形成領域の上層にゲート絶縁膜20が形成され、ゲート総模21の両側部における第2エピタキシャル半導体層13内において上記チャネル形成領域に隣接してソース・ドレイン拡散層(19a,19b)領域が形成されて、MOSトランジスタが構成されている。図面上には、pチャネルMOSトランジスタのみが示されているが、さらに不選示のカチャネルMOSトランジスタを設けてCMOS(相補的MOS)トランジスタ構造とすることもできる。

【0025】第2エピタキシャル半導体層13の不純物 農度は、バイボーラトランジスタおよびMOSトランジ スタなどのフォトダイオードを除く半導体案子の特性に 大きく影響を与えるので、これらのフォトダイオードを 除く半導体素子特性に合わせて設定される。

【0026】一方で、第2エピタキシャル半導体層13の線厚は、寒くなりすぎると上記のように第1空之層 V_1 と第2空之層 V_2 が接触することができなくなってしまう。このため、第1空之層 V_1 と第2空之層 V_2 が接触可能な範囲内で適宜選択される。第1空之層 V_1 と第2空之層 V_2 が接触するかどうかは、第1エピタキシャル半導体層11と第2エピタキシャル半導体層13との間、および、第2エピタキシャル半導体層13と V_2 半導体層16との間に印加される電圧にも依存するので、上記の修厚は印加電圧に対応するように選択される

【0027】第1エピタキシャル半導体層11は、特に バイボーラトランジスタ(Bitr)領域およびMOS トランジスタ(MOSTr)微絨においてp型不純物機 度が高められた領域11aを設けた場合には、基本的に バイボーラトランジスタおよびMOSトランジスタたど のフェトダイオードを除く半導体素子の特性に影響を与 えない。従って、第1エピタキシャル半導体層11の不 純物濃度はパイポーラトランジスタに関係なく自由に数 定可能となり、フォトダイオードに最適に設定できるの で、第1エピタキシャル半導体層11の平純物濃度を十 分低く数定することができ、これにより、第2エピクキ シャル半導体展13と第1エピタキシャル半導体層11 の接合副 j., から第1エピタキシャル半導体層11個に 延びる空を層を十分に広げて、フォトダイオードの特性 の向上を図ることができる。例えば、第1エピタキシャ ル半導体層11を100Q・cm以上とすることが好ま しい。第1エピクキシャル半導体隔11の模原は特に部 銀はないが、第2空芝層V。の広がる範囲よりも厚く形 成する必要がある。

【6028】上記の本実施形態の半導体装置は、バイボーラトランジスタや相補的トランジスタを含む電界効果トランジスタなど、その他の半導体案子の特性を確保しつつ。P1Nフォトダイオードなどのフォトダイオードの特性を向上させることができる。上記の本実施形態の半導体装置においては、n型不純物とp型不純物を入れ、替えて構成しても同様の効果を得ることができる。

【0029】次に、本実施形態に係る半導体装置の製造 方法について説明する。まず、图2(a)に示すように うに、例えば、100、cm以下の抵抗値を有するp[®] 型半導体基板10上に、エピタキシャル成長法により、 1000、cm程度の抵抗値を有する不純物濃度が十分 に低いp[®]型の第1エピタキシャル半導体層11を形成 する。次に、バイポーラトランジスタ(BiTr)領域 およびMOSトランジスタ(MOSTr)領域を開口す るバターンの不圏示のレジスト膜をバターン形成し、ホ ウ素などのp型不純物をイオン注入して、不純物拡散の ための熱処理を施し、第1エピタキシャル半導体展11 の表層部分にり整不純物濃度が高められた領域11aを 形成する。この時点では、素子を形成するための不純物 が導入されていないので、上記熱処理は素子特性に影響 を与えない。次に、n 常理め込み層を形成する領域を 開口するパターンのレジスト襲Rをパターン形成し、リ ンなどのn型不純物12aを第1エピタキシャル半導体 勝11の表層部分にイオン注入して導入する。

【0030】次に、図2(b)に示すように、第1エピタキシャル半導体器11上に、エピタキシャル成長法により、1Ω・cm程度の抵抗値を有し、数摩が1μm程度であるn型の第2エピタキシャル半導体器13を形成する。

【0031】次に、図3(c)に示すように、熱処理を 施して、n⁺ 型埋め込み層を形成するために導入したn 型不純物12aを第1エピクキシャル半導体層11と第 2エピタキシャル半導体層13の双方に拡散させ、第1 エピクキシャル半導体層11と第2エピクキシャル半導体層13の界面部分に両層にかかるn⁺ 型提め込み層1 2を形成する。

【9032】次に、図3(d)に示すように、第3 エピタキシャル半導体器13上に素子分離領域を開口する不図示のレジスト膜をバターン形成した後に、p型不純物をイオン注入して第1 エピクキシャル半導体器11に達するp"整層を形成して、あるいは、STi(Shaliow Trench Isolation)法などによるトレンチ溝に酸化シリコン層などの絶縁線を埋め込んで、案子分離器14を形成する。これにより、フォトダイオード(PD)領域AR。パイポーラトランジスタ(BiTr)領域AR。がそれぞれ来子分離される。さらに、バイポーラトランジスタ(BiTr)領域AR。がそれぞれ来子分離される。さらに、バイポーラトランジスタ(BiTr)領域において、n^{*}型地め込み陽12に達するn^{*}型ブラグ15を形成する。

【6033】以降の工程としては、上記のフォトダイオード(PD)領域において第2エピタキシャル半導体第13の表層部分にp^{*}型半導体器16を形成し、また、バイポーラトランジスタ(BiTr)領域においては、p^{*}型半導体器175およびn^{*}型半導体器18を形成し、さらにMOSトランジスタ(MOSTr)領域においては、ゲート総接20、ゲート総接21およびソース・ドレイン拡散層(19a、19b)を形成し、図1に示す半導体装置を製造することができる。

【6034】上記の本実施形態の半導体装置の製造方法によれば、通常のパイポーラトランジスタブロセスやM OSトランジスタブロセスに条件などの変更を必要とす ることなく、パイポーラトランジスタや相補的トランジ スタを含む電界効果トランジスタなど、その他の半導体 素子の特性を確保しつつ、PINフォトダイオードなど のフォトダイオードの特性を向上させる半導体装置を製 造できる。

[0035] 第2実施形態

図4は、本実施形態に係るPINフォトダイオード(PD)、バイボーラトランジスタ(BiTr)およびMOS(金属一純緑陽一半導体陽積層型)電界効果トランジスタ(MOSTr)を有する半導体装置の断面図である。実質的に第1実施形態と間様な構造であるが、第1実施形態におけるp²型半導体基板10と第1エピタキンヤル半導体層11が、例えば50Q・cm程度の低抗値を有するp²型半導体基板10として一体に提供され、その上層に、1Q・cm程度の低抗値を有し、談理t₁₅₀が1μm程度であるn型のエピタキシャル半導体層13 aが形成されていることが異なる。

【0038】フォトダイオード(PD)領域において、 n型エピタキシャル半導体層13aの表層部分にp^{*}型 半導体層16が形成されて、pn接合が形成されてお り、P1Nフォトダイオードが構成されている。上記の P1Nフォトダイオードにおいて、p^{**}型半導体幕板1 0とエピタキシャル半導体層13aの間、および、エピ タキシャル半導体層13aとp^{*}型半導体層16の間 に、所定の電圧が即舶されたときに、p^{**}型半導体層1 6とエピタキシャル半導体層13aとの接合面J,から 延びる第1の空支層V₁と、エピタキシャル半導体層1 3aとp^{**}型半導体器板10との接合面J₂から延びる 第2の空乏層V₂とが面S₁₂において接触する構成となっている。

【0037】上記以外の素子分離層14や、バイボーラトランジスタ(BiTr)およびMOSトランジスタ(MOSTr)の構成は、第1室施形態と開発である。但し、第1実施形態において設けられたり型不純物農度が高められた領域11sは、本実施形態においては、バイボーラトランジスタ(BiTr)領域におけるり一型半導体基板10の表層部分に設けられたり型不純物農皮が高められた領域10sとなっている。

【0038】第1 実施形態と間様に、エピタキシャル半 準体層13 a の不純物機度はフォトダイオードを除く半 導体素子特性に合わせて設定される。一方で、エピタキ シャル半導体層13 a の機厚は、厚くなりすぎると上記 のように第1空之層V₁ と第2空之層V₂ が接触できな くなるので、印加能圧とともに第1空之層V₁ と第2空 乏層V₁ とが接触可能な範囲内で適宜選択される。

【0039】p 一個半導体基板10は、基本的にパイポーラトランジスクおよびMOSトランジスタなどのフォトダイオードを除く半導体素子の特性に影響を与えないので、その不純物機度はパイポーラトランジスタに関係なく自由に設定可能となり、例えば50Q・em程度とすることで、エピタキシャル半導体層13aとp 一型半導体基板10の接合面」。からp 一型半導体基板10個に延びる変更屬を十分に広げて、フォトダイオードの特に延びる変更屬を十分に広げて、フォトダイオードの特

性の向上を図ることができる。

【0040】上記の本実施形態の半導体装置は、パイボーラトランジスタや相補的トランジスクを含む電界効果トランジスタなど、その他の半導体楽子の特性を確保しつつ、P1Nフォトダイオードなどのフォトゲイオードの特性を向上させることができる。上記の本実施形態の半導体装置においては、n型不純物とp型不純物を入れ替えて構成しても海様の効果を得ることができる。

【0041】上記の本実施形態のP1Nフォトダイオードを有する半導体装置は、例えば780nmや650nmの被長の光を受光することが可能であり、CDやDVDなどの光ディスク装置に内蔵される光学ピックアップ装置用の受光素子を組み込んだ半導体装置などとして、広く用いることが可能である。

【0042】本発明は、上記の実施の形態に限定されない。例えば、本発明の半導体装置におけるフォトダイオードは、PINフォトダイオードだけでなく。フォトダイオード金般に適用可能である。また、上記の実施形態においてり型下純物とn型不純物を入れ替えて構成することが可能である。また、例えば、第1実施形態における第1エピタキシャル半導体層、第2エピタキシャル半導体層の不純物濃度(抵抗額)や膜厚、あるいは第2実施形態におけるエピタキシャル半導体層の不純物濃度

(抵抗額)や膜厚は、フォトダイオードを除く半導体率 子の特性や、フォトダイオードの第2空乏層の広がりか たの設計などに応じて適宜変更可能である。この他、本 発明の要旨を逸魔しない範囲で種々の変更を行うことが できる。

[0043]

【発明の効果】本発明の半導体装置は、パイポーラトランジスタや相雑的トランジスタを含む電界効果トランジスタなど、その他の半導体素子の特性を確保しつつ、P INフォトダイオードなどのフォトダイオードの特性を向上させることができる。

【図面の簡単な説明】

【図1】図1は第1 実施形態に係る半導体装置の新価図である。

【図2】図2は第1実施形態に係る半導体装置の製造力 法の製造工程を示す新面図であり、(a)はn⁺型理め 込み層を形成するための不純物導入工程まで、(b)は 第2のエピタキシャル半導体層の形成工程までを示す。

【図3】図3は図2の続きの工程を示し、(c)はn*型型が込み層の拡散工程まで。(d)は素子分離層およびn*型プラグの形成工程までを示す。

【関4】関4は第2実施形態に係る半導体装置の新面図 である。

【図5】 図5は従来例に係る半導体装置の新面図である。


【符号の説明】

10…半導体基板、11…第1エピタキシャル半導体


職、10a、11a…p型不純物機度が高められた領域。12…n*型連め込み層、13…第2エピタキシャル半導体層、13a…エピタキシャル半海体層、14… ※子分離層、15…n*型ブラグ、16…p*型半導体層、17a…p*型半導体層、17b…p*型半導体

器、18…n^{*}型半導体器、19a、196…ソース・ ドレイン拡散器、20…ゲート総縁線、21…ゲート電 継、V, V₁, V₂ …空乏服、J, J₃, J₂ …接合 版、S₁₂…空之盤接触面。


[23]





[3]2]



[84]







フロントページの続き

(81) Int. Cl. 7

識別記号

F() H(O) () L | 31/10 デーマコード (参考)

ドターム(参考) 4M118 AA10 AB02 AB10 BA06 CA05 5F048 AC05 AC07 AC10 BA05 BA06 BA12 BG14 CA03 CA04 5F049 MA04 MB02 MB03 NA20 NB08 6A03 RA06 UA20

> 5F082 AA06 AA11 AA40 BA02 BA50 BC09 BC11 GA02